片都是需要用到先进封装的，尤其是AI/APO系列显卡，EYQ系列芯片，PX系列芯片，ZY系列芯片等芯片，都是需要使用先进封装的。
所以智云集团在未来数年的产能扩充以及技术研发当中，除了继续砸钱扩充七纳米工艺产能以及建设五纳米工艺产能外。
另外一个重点就是对先进封装的产能以及技术研发进行重点投入，其投入规模也是达到数百亿美元级别的，相当夸张。
这也是芯片技术发展到先进工艺之后的一个很有意思的趋势，那就是随着先进工艺制程的推进难度越来越大，成本越来越高之后，先进封装技术就成为了继续推动芯片性能发展的一个比较靠谱的技术路线了。
没办法，芯片的发展是有着物理极限的……现在的EUV光刻机乃至未来可以预见的新一代EUV，后续哪怕是采用多重曝光之后，其芯片的半金属间隔距离也就只能做到十多纳米的程度。
继续往下降低的话，就会遇到越来越大的问题，比如漏电问题。
倒是一些自媒体乱吹的量子隧穿问题，这个倒不用担心。
因为量子隧穿效应，大概要在三纳米左右的时候才会有可能出现，这个三纳米，指的可不是等效三纳米工艺，而是实打实的晶体管的接触栅极间距、金属间距这些真实的物理间距。
而以目前的人类技术，想要在实打实的物理极限上达到三纳米，那还早着呢！
以智云微电子的第二代七纳米工艺为例子，这个七纳米可不是真的物理极限七纳米，而是‘等效七纳米’……这其实是一个产品代号，或者宣传术语。
智云微电子的第二代七纳米工艺，接触栅极间距是五十四纳米，金属间距则是三十八米，台积电的七纳米工艺以及四星他们即将在今年推出的七纳米工艺，差不多也是这个水准。
并且到这个程度后继续往下缩减已经变得非常困难了……智云微电子的等效五纳米工艺里，预定的金属间距才是二十八纳米。
而这已经逼近了EUV光刻机的单次曝光性能物理极限了！
再往下的话，就需要套刻精度更高，性能更强悍的下一代EUV采用双重曝光、乃至四重曝光来生产了！
智云集团里技术研发阶段的等效三纳米工艺，预计就是采用下一代EUV光刻机，采用双重曝光工艺，而之一代工艺的金属间隔设计指标是二十三纳米。
再往后所谓的等效二纳米、一纳米，零点几纳米之类的工艺，则是继续往
…。。